关于我们 | 联系我们

华体会平台_首页

当前位置:主页 > 新闻资讯 > 常见问题 >

DSP信号处理系统电路设计详解

本文摘要:本系统中DSP使用的是TI公司的TMS320VC5402(以下全称5402),其操作者速率约100MIPS,由于其具备改良的哈佛结构,所以它可以在一个指令周期内已完成32x32bit的乘法,亦可以很快已完成数学运算最常用的乘加运算。它有4条地址总线、3条16位数据存储器总线和1条程序存储器总线,40位算术逻辑单元(AIU),一个1717乘法器和一个40位专用加法器。

华体会官网

本系统中DSP使用的是TI公司的TMS320VC5402(以下全称5402),其操作者速率约100MIPS,由于其具备改良的哈佛结构,所以它可以在一个指令周期内已完成32x32bit的乘法,亦可以很快已完成数学运算最常用的乘加运算。它有4条地址总线、3条16位数据存储器总线和1条程序存储器总线,40位算术逻辑单元(AIU),一个1717乘法器和一个40位专用加法器。8个辅助寄存器及一个软件栈,容许用于最先进设备的定点DSP的C语言编译器,内置可编程等候状态发生器、锁相环(PLL)时钟产生器、两个多通道缓冲器串行口、一个8位分段与外部处理器通信的HPI口、2个16位定时器以及6地下通道DMA控制器,尤其合适电池供电设备.  AD切换电路设计  本设计中搭配的AD切换芯片是TI公司的TLC320AD50C($25.0250)($25.0250)。

该芯片的取样使用技术,将要一个取样滤波器摆放于ADC后,将一个差值滤波器摆放在DAC前。这种结构的仅次于特点就是使系统可同时展开接管、发送到任务。TLC320AD50C可实现低比特率(最低平均22.5kb/s)的AD/DA切换,该功能由2个16位的实时串行切换地下通道构建,可必要和DSP相连展开通信。

TLC320AD50C中的可选项和电路配备可以通过串行口展开编程,该芯片对掉电、废黜、信号比特率、串行时钟亲率、增益掌控、通信协议、测试模式等可通过串行口展开编程和电路配备。明确相连如图3:    片外废黜电路获取上电废黜,晶振电路可获取10MHz的主时钟频率,数据取样频率和其他时钟信号皆由此频率分配。5402与AD50C之间的通信格式居多串行通信格式:接管和发送到切换信号。存储收集到声音信号后,一个很最重要的环节就是声音信号的存储,本系统中我们使用的是SST公司的FLASH存储器:SST39VF400A($0.8875)($0.8875)。

该器件存储容量为4MB,使用3.3V单电源供电,对各个子模块的读取和读取,可通过一些类似的命令字序列来构建且需要额外获取低电压。在此设计中我们利用DSP编程构建对该存储器的读写操作。DSP主要通过外部存储器模块(EMIF)采访片外存储器。

它不仅具备很强的模块能力(可以和各种存储器必要模块),而且具备很高的数据吞吐能力。5402与SST39VF400($0.8875)($0.8875)的模块电路设计如图1右图。该电路主要通过DSP的涉及输出管脚来掌控FLASH的读取和读取。

其中,A0~A19为地址线,DQ0~DQ15为数据线,OE和WE分别为输入使能和写出使能,CE1为片使能。  声音信号经过AD转换器以后传输给DSP,由DSP的PS和DS插槽通过逻辑电源来分别掌控flash和sram的使能末端,由DSP的RW和MSTRB掌控位通过逻辑电路分别掌控读书和写出。在本设计中,SRAM用于的是GS1117:64K16的1MB异步静态随机存储器。

GS71116是一个由高速的互补性金属氧化物半导体晶体管(CMOS)构成的静态随机存储器,不必须外部时钟或时间频闪观测器。3.3V的操作者电压,所有的输入输出皆相容晶体管逻辑电路(TTL)。它的快速通道时间大于15ns,操作者电流大于100mA。


本文关键词:DSP,信号,处理系统,电路设计,详解,本系统,中,华体会

本文来源:华体会-www.xlzx01.com

Copyright © 2005-2021 www.xlzx01.com. 华体会科技 版权所有 备案号:ICP备96529478号-9